Category Archives: เทคนิควิธีการ

ซอฟต์แวร์จัดการการอ้างอิง

Posted on June 13, 2012 by tonwachara

การอ้างอิง (Reference) จัดว่าเป็นภาระหนักอันหนึ่งในงานเขียนเชิงวิชาการ เพราะนักวิจัยต้องอ้างอิงจากแหล่งข้อมูลจำนวนมาก ต้องเรียงลำดับการอ้างอิงให้ถูกต้อง และรูปแบบบรรณานุกรม (Citation styles) ก็ยังมีความหลากหลาย จึงมีการออกแบบซอฟต์แวร์จัดการการอ้างอิง (Reference Management Software) โดยเฉพาะ ซอฟต์แวร์จัดการการอ้างอิงมักแยกการจัดเก็บ ออกจากการแสดงผลบรรณานุกรม ทำให้เกิดความยืดหยุ่น เพราะเก็บแหล่งข้อมูลในมาตรฐานกลาง และสามารถปรับให้แสดงผลบรรณานุกรมต่างๆ ได้ในภายหลัง ซอฟต์แวร์จัดการการอ้างอิงที่แนะนำในที่นี้คือ Zotero ระบบของ Zotero สร้างส่วนเสริม (Add-ons) สำหรับซอฟต์แวร์ต่างๆ ที่จำเป็นต่อการเขียนเชิงวิชาการ เช่น เว็บบราวเซอร์ หรือ Microsoft Word ตัว Zotero ช่วยจัดเก็บและอ้างอิงบรรณานุกรมในรูปแบบต่างๆ อย่างง่ายดาย

Posted in เทคนิควิธีการ | Tagged , , , | Leave a comment

ลิงก์ที่น่าสนใจเกี่ยวกับ AVR

Posted on January 31, 2011 by tonwachara

AVR C Library HomePage http://www.nongnu.org/avr-libc/ Online Mannual http://www.nongnu.org/avr-libc/user-manual/index.html หน้าแนะนำให้อ่าน FAQ http://www.nongnu.org/avr-libc/user-manual/group__avr__sfr.html#ga11643f271076024c395a93800b3d9546 Special function registers http://www.nongnu.org/avr-libc/user-manual/group__avr__sfr.html#ga11643f271076024c395a93800b3d9546 สำหรับปฏิบัติการ AVR มีจุดประสงค์สำคัญสองอย่างคือ 1. เขียน Assembly & C instruction ได้ ซึ่งตั้งแต่ lab_3 เป็นต้นไปก็จะไม่ค่อยมี instruction ใหม่ต้องเรียนรู้แล้ว 2. สามารถ Configure hardware ต่างๆ ซึ่งแต่ละ lab จะเรียนอันใหม่ไปเรื่อยๆ ตั้งแต่ LED, … Continue reading →

Posted in เทคนิควิธีการ, Lab Verilog | Tagged , | Leave a comment

Verilog Programming Style: Finite State Machine

Posted on November 25, 2010 by tonwachara

บล็อกนี้เป็นบล็อกที่ต่อมาจากบล็อก Verilog Programming Style: Declaration ในบล็อกนี้เรามาดูส่วนสำคัญนั่นคือ Finite State Machine ซึ่งเป็นส่วนควบคุมหลัก Finite State Machine ใน module ATM จะเขียนแบบ two-block ดังนี้ คราวนี้เราก็มาดูเป็นส่วนๆ เหมือนเช่นเคย Block ที่ 1 ของ Finite State Machine Block ที่ 1 นั้นก็เหมือนการประกาศ register ปกตินั่นคือ register ps และ ns เป็น next signal … Continue reading →

Posted in เทคนิควิธีการ, Lab Verilog | Tagged , , | Leave a comment

Verilog Programming Style: Declaration

Posted on November 22, 2010 by tonwachara

Programming Style เป็นกฎหรือข้อชี้แนะที่ใช้ในการเขียนโค้ด ซึ่งกฎหรือข้อชี้แนะเหล่านี้จะช่วยให้โปรแกรมอ่านแล้วเข้าใจง่าย ช่วยให้โปรแกรมเมอร์ทำงานร่วมกันได้ง่ายเพราะใช้ Style เหมือนกัน และที่สำคัญคือช่วยป้องกันไม่ให้เกิด “บั๊ก” ได้ [ดัดแปลงมาจาก Wikipedia: Programming Style] Verilog นั้นแม้เป็นภาษาบรรยายเชิงฮาร์ดแวร์ (Hardware Description Language) แต่ทว่า Programming Style ใน Verilog กลับเป็นสิ่งที่ควรคำนึงถึงอย่างยิ่ง เพราะรูปแบบของโค้ดเป็นองค์ประกอบสำคัญในการพิจารณาการสังเคราะห์ฮาร์ดแวร์ (Hardware Synthesis) ถึงขนาดใน Xilinx ISE Design ต้องมี Language Template เพื่อให้สังเคราะห์ฮาร์ดแวร์ได้ตรงตามความต้องการ Style ที่ดีคือ Style ที่ช่วยป้องกันไม่ให้เกิดบั๊กได้ … Continue reading →

Posted in เทคนิควิธีการ, Lab Verilog | Tagged , | 5 Comments